(3) Japanese Patent Application Laid-Open No. 11-68053 (1999)

# "SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME"

The following is an English translation of an extract of the above application.

5

10

15

The present invention relates to a semiconductor device having a CMOS structure and a manufacturing method thereof, and has an object of avoiding punch through and latchup.

The semiconductor according to the present invention comprises a semiconductor substrate 1 having a first conductivity type, a semiconductor layer 2 having a second conductivity type formed on the first semiconductor substrate 1, a well 3 having the first conductivity type formed in a part of the semiconductor layer 2, an MOS transistor having a second conductivity type channel formed in the well 3, an MOS transistor having a first conductivity type channel formed outside of the well 3 in the semiconductor layer 2, and an isolating region 6 having the first conductivity type which is provided to penetrate the semiconductor layer 2 in the thickness direction and isolates the two types MOS transistor 4 and 5.

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平11-68053

(43)公開日 平成11年(1999)3月9日

(51) Int.Cl.<sup>6</sup>

H01L 27/08

識別記号

3 3 1

FΙ

H01L 27/08

3 3 1 D

21/761

21/76

J

# 審査請求 未請求 請求項の数2 OL (全 10 頁)


(21)出願番号	特願平9-228182	(71)出願人 000004112
		株式会社ニコン
(22) 出顧日	平成9年(1997)8月25日	東京都千代田区丸の内3丁目2番3号
		(72) 発明者 成井 禎
	•	東京都千代田区丸の内3丁目2番3号 株
		式会社ニコン内
		(72)発明者 正田 昌宏
		東京都千代田区丸の内3丁目2番3号 株
		式会社ニコン内
		(72)発明者 赤川 圭一
		東京都千代田区丸の内3丁目2番3号 株
		式会社ニコン内
		(74)代理人 弁理士 古谷 史旺 (外1名)
		ı

# (54) 【発明の名称】 半導体装置およびその製造方法

# (57)【要約】

【課題】 本発明は、CMOS構造を有する半導体装置 およびその製造方法に関し、パンチスルーやラッチアッ プを防止することを目的とする。

【解決手段】 第1導電型の半導体基板1と、半導体基板1の上に形成された第2導電型の半導体層2と、半導体層2の一部に形成された第1導電型のウェル3と、ウェル3内に形成された第2導電型チャネルのMOSトランジスタ4と、半導体層2のウェル3外に形成された第1導電型チャネルのMOSトランジスタ5と、半導体層2を厚さ方向に貫いて設けられ、かつ2種類のMOSトランジスタ4、5を分離する第1導電型の分離領域6とを有することを特徴とする。



2

#### 【特許請求の範囲】

【請求項1】 第1導電型の半導体基板と、

前記半導体基板の上に形成された第2 導電型の半導体層 と

1

前記半導体層の一部に形成された第 1 導電型のウェル と

前記ウェル内に形成された第2導電型チャネルのMOS トランジスタと、

前記半導体層の前記ウェル外に形成された第1導電型チャネルのMOSトランジスタと、

前記半導体層を厚さ方向に貫いて設けられ、かつ2種類 の前記MOSトランジスタを分離する第1導電型の分離 領域とを有することを特徴とする半導体装置。

【請求項2】 請求項1に記載の半導体装置を製造する 製造方法であって、

第1導電型の半導体基板の上に、第2導電型の半導体層 をエピタキシャル法により形成する工程と、

前記半導体層に第1導電型の不純物を拡散し、第1導電型のウェルと、前記半導体層を貫通する第1導電型の分離領域とを形成する工程と、

前記ウェル内に第2導電型チャネルのMOSトランジスタを形成する工程と、

前記分離領域を介して前記ウェルと分離された前記半導体層の領域に、第1導電型チャネルのMOSトランジスタを形成する工程とを有することを特徴とする半導体装置の製造方法。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CMOS構造を有する半導体装置およびその製造方法に関する。また特に 30は、バンチスルーやラッチアップを起こしにくい半導体装置およびその製造方法に関する。

[0002]

【従来の技術】従来、半導体装置のCMOS構造として、図8に示すようなものが知られている。

【0003】 CのCMOS 構造では、n型半導体基板7 1の一部領域に、p型ウェル72が形成される。 Cのp 型ウェル72内には、ソース73S, ドレイン73D お よびゲート73GからなるNMOSトランジスタ73が 形成される。また、p型ウェル72の一部には、NMO 40 Sトランジスタ73に基板電位を与えるためのp+領域 73Kが形成される。

【0004】一方、n型半導体基板710p型ウェル72外には、ソース74S, ドレイン74Dおよびゲート 74GからなるPMOSトランジスタ74が形成される。また、PMOSトランジスタ74の近傍には、PMOSトランジスタ74に基板電位を与えるため0n+領域74Kが形成される。

[0005]

【発明が解決しようとする課題】ところで、このような 50 明する図である。図10において、寄生PNPNサイリ

CMOS構造では、回路の駆動電圧を大きくするに従って、パンチスルー現象が発生する。

【0006】図9は、この種のパンチスルー現象を説明する図である。図9において、n型半導体基板71には、+15V程度の電圧が印加される。また、p型ウェル72には、p+領域73Kを介して-15V程度の電圧が印加される。このような大きな駆動電圧により、n型半導体基板71とp型ウェル72との境界面には、幅厚の空乏層80が発生する。

10 【0007】この状態で、ドレイン73Dに電圧が印加されると、ドレイン73Dの直下の空乏層が成長し、空 乏層80に接する。このとき、空乏層の接合箇所を介して、バンチスルー電流 Ipが急激に流れる。この種のバンチスルー現象を防ぐためには、次の2つの対策 (1), (2)が考えられる。

【0008】(1) p型ウェル72の不純物濃度を濃くして、p型ウェル72内に生じる空乏層の幅を薄くする

(2)p型ウェル72の拡散深さXjを深くして、空乏 層同士の間隔を十分にとる。

【0009】しかしながら、(1)の対策のように、p型ウェル72の不純物濃度を濃くした場合には、p型ウェル72内におけるPN接合の耐圧が低くなるという弊害が生じる。特に、駆動電圧を大きく設計する場合には、「PN接合の耐圧」と「パンチスルー防止」の両条件が相反するため、(1)の対策では適当な設計値が見あたらないというケースもあった。さらに、(1)の対策では、p型ウェル72の不純物濃度を濃くするに従って、NMOSトランジスタ73のが一ト容量が増大する。そのため、(1)の対策では、NMOSトランジスタ73の動作速度が顕著に低下するという弊害もあった

【0010】一方、(2)の対策では、p型ウェル72の拡散深さXjを深くする。このp型ウェル72は、低濃度の拡散層であるため、拡散深さXjを十分深くするためには、高温かつ長時間のドライブインが必要となる。下表は、p型ウェル72のドライブイン条件とパンチスルー耐圧との関係を示したものである。

[0011]

ドライブイン条件

パンチスルー耐圧

(1150℃, 1200分)

1 5 V

(1150℃, 3000分)

3 0 V

この表からわかるように、十分なパンチスルー耐圧を確保するためには、長時間にわたるドライブインが必要となる。このような理由から、(2)の対策では、CMO S構造の生産性が低下するという問題点があった。

【0012】また、上述したパンチスルー現象のほかにも、従来のCMOS構造には、ラッチアップ現象という不具合があった。図10は、とのラッチアップ現象を説明する図である。図10において、寄生PNPNサイリ

スタは、次の経路に沿って発生する。

(ソース74S)→(n型半導体基板71)→(p型ウ ェル72) → (ソース73S)

この寄生PNPNサイリスタの等価回路は、図10中に 示す2つのトランジスタQ1, Q2により表現される。 【0013】とのトランジスタQ1, Q2が、ノイズ電 流などによって一旦オン状態に入ると、そのままオン状 態が継続する。その結果、ソース745からソース73 Sにかけて過電流が流れ続け、やがて素子破壊に至る。 このようなラッチアップ現象を防ぐためには、次の3つ 10 ける実施の形態を説明する。 の対策(A)~(C)が考えられる。

【0014】(A) p型ウェル72の不純物濃度を濃く して、ウェル抵抗Rwを下げる。すると、Q2のコレク タ電流がp+領域73Kへより多く流れるため、Q1の ベース電流がその分だけ低下する。その結果、Q1のオ ン状態が阻止され、ラッチアップ現象が防止される。

(B) p型ウェル72の拡散深さXjを深くして、Q1 のベース幅を広げる。すると、Q1の電流増幅率βが下 がり、Q1およびQ2のオン状態が阻止され、ラッチア ップ現象が防止される。

(C) n型半導体基板71の不純物濃度を濃くして、基 板抵抗R subを下げる。すると、Q1のコレクタ電流が n+領域74Kからより多く供給されるため、Q2のベ ース電流がその分だけ低下する。その結果、Q2のオン 状態が阻止され、ラッチアップ現象が防止される。

【0015】しかしながら、(A), (B)の対策は、 上記(1). (2) と同じ内容のため、上記(1).

(2)と同様の問題点を生じる。一方、(C)の対策で は、n型半導体基板71の不純物濃度を濃くするため、 図9に示す空乏層80が厚くなる。その結果、パンチス 30 が構成される。また、MOSトランジスタ5の近傍に ルー現象が発生しやすくなるという問題点があった。

【0016】そこで、請求項1に記載の発明では、パン チスルーやラッチアップを起こしにくいCMOS構造を 有する半導体装置を提供することを目的とする。請求項 2に記載の発明では、請求項1に記載の半導体装置を確 実に製造する方法を提供することを目的とする。

#### [0017]

【課題を解決するための手段】請求項1に記載の半導体 装置は、第1導電型の半導体基板と、半導体基板の上に 形成された第2導電型の半導体層と、半導体層の一部に 40 けるСMOS構造の製造方法を概略説明する図である。 形成された第1導電型のウェルと、ウェル内に形成され た第2導電型チャネルのMOSトランジスタと、半導体 層のウェル外に形成された第1導電型チャネルのMOS トランジスタと、半導体層を厚さ方向に貫いて設けら れ、かつ上記2種類のMOSトランジスタを分離する第 1 導電型の分離領域とを有することを特徴とする。

【0018】請求項2に記載の製造方法は、請求項1に 記載の半導体装置を製造する製造方法であって、第1導 電型の半導体基板上に第2導電型の半導体層をエピタキ シャル法により形成する工程と、半導体層に第1導電型 50 4を形成する。また、分離領域6を介してウェル3と分

の不純物を拡散し、「第1導電型のウェル」と「半導体 層を貫通する第1導電型の分離領域」とを形成する工程 と、ウェル内に第2導電型チャネルのMOSトランジス タを形成する工程と、分離領域を介してウェルと分離さ れた半導体層の領域に、第1導電型チャネルのMOSト ランジスタを形成する工程とを有することを特徴とす

# [0019]

【発明の実施の形態】以下、図面に基づいて本発明にお

(実施形態の構造)図1は、本実施形態の半導体装置に おけるСМОS構造を示す断面図である。図1におい て、第1導電型の半導体基板1の上には、第2導電型の 半導体層2が形成される。この半導体層2の一部領域に は、第1導電型のウェル3が形成される。

【0020】ウェル3内には、第2導電型の拡散領域か らなるドレイン4Dとソース4Sとが形成される。これ ちドレイン4Dとソース4Sとの中間には、絶縁膜2z を介してゲート4日が形成される。 これらのドレイン4 D, ソース4Sおよびゲート4Gにより、第2導電型チ ャネルのMOSトランジスタ4が構成される。また、ウ ェル3内には、MOSトランジスタ4に基板電位を与え るための拡散領域4Kも併せて形成される。

【0021】一方、ウェル3以外の半導体層2には、第 1 導電型の拡散領域からなるドレイン5 Dとソース5 S とが形成される。 これらドレイン5Dとソース5Sとの 中間には、絶縁膜2zを介してゲート5Gが形成され る。これらのドレイン5D、ソース5Sおよびゲート5 Gにより、第1導電型チャネルのMOSトランジスタ5 は、MOSトランジスタ5に基板電位を与えるための拡 散領域5Kも併せて形成される。

【0022】 このような2種類のMOSトランジスタ 4,5を隔てるように、第1導電型の分離領域6が形成 される。この分離領域6は、半導体層2を厚さ方向に貫 いて形成される。

【0023】次に、上記のCMOS構造の製造方法につ いて説明する。

(実施形態の製造方法)図2a~cは、本実施形態にお まず、エピタキシャル法その他の薄膜形成法を用いて、 半導体基板1の上に半導体層2を形成する(図2a)。 【0024】 このような半導体層2に対して第1導電型 の不純物をイオン注入法に従い拡散させ、ウェル3と分 離領域6とを形成する(図2b)。特に、この分離領域 6については、半導体層2を貫いて半導体基板1に達す るまで、第1導電型のイオンを深く拡散させる。.

【0025】続いて、公知のMOS形成技術を用いて、 ウェル3内に第2導電型チャネルのMOSトランジスタ 離された半導体層2の領域にも、第1導電型チャネルの MOSトランジスタ5を形成する(図2c)。このよう な工程により、本実施形態のCMOS構造が形成され る。

【0026】次に、本実施形態におけるパンチスルーの 防止効果について説明する。

(パンチスルーの防止効果)図3は、パンチスルーの防 止効果を説明する図である。本実施形態では、ウェル3 内にMOSトランジスタ4が形成される。このウェル3 は、半導体基板1と同じ導電型であり、かつほぼ同じ電 10 位が与えられる。そのため、ウェル3と半導体基板1と の間に空乏層が生じることは一切ない。

【0027】また、ウェル3と接する半導体層2は、分 離領域6によって周囲の半導体層2と電気的に隔離され ているため、フローティング状態にある。そのため、ウ ェル3の電位が上下しても、ウェル3と半導体層2との 電位差はほとんど変化しない。したがって、ウェル3と 半導体層2との接合面に生じる空乏層は、さほど厚くな らない。

【0028】以上の理由から、ウェル3の内部において 20 空乏層同士が接触するおそれは少ない。そのため、ウェ ル3については、パンチスルー現象のための特別な対策 は不要となる。

【0029】一方、MOSトランジスタ5が形成される 半導体層2には、MOSトランジスタ5の基板電位が与 えられる。そのため、この半導体層2と半導体基板1と の境界面には、大きな駆動電圧によって幅厚の空乏層2 aが発生する。一方、MOSトランジスタ5のドレイン 5D(またはソース5S) に電圧が印加されると、その 直下に空乏層2bが成長する。これら2つの空乏層2 a. 2bが接触することによって、パンチスルー現象が 発生する。

【0030】しかしながら、この種のパンチスルー現象 は、半導体層2の膜厚を予め厚く設定して、2つの空乏 層2a,2bの間隔を広げておくことにより、防止する ことができる。また、半導体層2は膜形成法により形成 されるので、この程度の厚膜化であれば、通常の膜厚設 定の範囲で容易に実現することができる。

【0031】なお、半導体層2の膜厚を厚くするに従っ て、分離領域6の拡散深さをその分だけ延ばす必要があ 40 る。しかしながら、分離領域6は高濃度層であり、上述 したp型ウェル72(図8)の拡散深さを延ばすような 場合に比べ、ドライブインに要する時間は格段に短い。 以上説明したように、本実施形態の半導体装置では、生 産性をさほど落とすことなく、パンチスルー現象を確実 に防止することが可能となる。

【0032】次に、本実施形態におけるラッチアップの 防止効果について説明する。

(ラッチアップの防止効果) 図4は、ラッチアップの防

合上、第1導電型をn型とし、第2導電型をp型とし て、トランジスタの極性表示などを行っている。

【0033】図4に示すように、本実施形態の半導体装 置では、次の経路に沿って寄生PNPNサイリスタが発 生する。

(ソース45)→(ウェル3、分離領域6、半導体基板 1)→(半導体層2)→(ソース5S)

この寄生 PNPNサイリスタの等価回路は、図4中に示 すトランジスタQ3、Q4によって表現される。

【0034】ここで、半導体基板1の基板抵抗Rsubを 下げるか、またはウェル3のウェル抵抗Rwを上げると とにより、Q4のベース電流を小さく抑えることができ る。このようにQ4のベース電流を小さく抑えることに より、Q4のコレクタ電流(Q3のベース電流)が小さ く抑えられる。すると、Q3のコレクタ電流が小さくな り、Q4のベース電流が再び小さく抑えられる。これら の一連の動作が繰り返されることにより、Q3およびQ 4からなる寄生 PNPNサイリスタは、確実に導通しづ らくなる。

【0035】以上のような理由から、本実施形態の半導 体装置では、半導体基板 1 の基板抵抗R subを下げる か、またはウェル3のウェル抵抗Rwを上げることによ って、ラッチアップ現象を確実かつ容易に防止すること が可能となる。特に、ウェル抵抗Rwを上げるためにウ ェル3の不純物濃度を低くした場合には、副次的な効果 を得ることができる。

【0036】すなわち、ウェル3の不純物濃度を低くす ることによって、ウェル3内のPN接合の耐圧を高くで きる。また、ウェル3の不純物濃度を低くすることによ って、MOSトランジスタ4のゲート容量が低下し、M OSトランジスタ4の動作速度を高速化することができ る.

【0037】以上説明したように、本実施形態の半導体 装置は、パンチスルー現象とラッチアップ現象の両方を 防止する上で、特に好適な構造である。

[0038]

30

【実施例】本出願人は、特願平9-16399号におい て、固体撮像装置の発明を出願している。この明細書中 には、発明の一実施形態として、CMOS駆動回路を搭 載した固体撮像装置が記されている。

【0039】以下、との種の固体撮像装置に、本発明の CMOS構造を搭載したケースについて説明を行う。図 5は、固体撮像装置の一部断面図である。図5におい て、n型半導体基板11の上面には、p型半導体層12 が形成される。この p型半導体層 12の内部は、n型半 導体基板 1 1まで達する n型分離領域 13で仕切られ、 複数の領域に区分される。

【0040】これらの各領域には、PMOSトランジス タ20, NMOSトランジスタ21, イメージエリア3 止効果を説明する図である。なお、図4では、説明の都 50 0などが、それぞれに形成される。このPMOSトラン

ジスタ20を形成する領域には、p型半導体層12にn 型ウェル20wが形成される。とのn型ウェル20wの 内側には、p+型拡散領域であるドレイン20Dおよび ソース20Sが形成される。これらのドレイン20Dお よびソース205の間のチャネル領域には不純物イオン が注入され、PMOSトランジスタ20の閾値電圧Vth が適宜に調整される。このチャネル領域の上には、酸化 Si膜15を介して、ポリシリコンからなるゲート20 Gが形成される。また、n型ウェル20wには、PMO Sトランジスタ20に基板電位を与えるためのn+型拡 10 散領域20Kも併せて設けられる。

【0041】また、NMOSトランジスタ21を形成す る領域には、p型半導体層12の一部にn+型拡散領域 であるドレイン21 Dおよびソース21 Sが形成され る。これらのドレイン21Dおよびソース21Sの間の チャネル領域には不純物イオンが注入され、NMOSト ランジスタ21の閾値電圧Vthが適宜に調整される。と のチャネル領域の上には、酸化Si膜15を介して、ポ リシリコンからなるゲート21日が形成される。また、 p型半導体層12には、NMOSトランジスタ21に基 20 板電位を与えるための p + 型拡散領域21Kも併せて設 けられる。

【0042】一方、イメージエリア30を形成する領域 には、p型半導体層12の一部に、埋め込みホトダイオ ードを形成する。つまり、光電変換用p型層31および 光電変換型 n型層32とが2層に形成される。この光電 変換型n型層32とp型半導体層12との接合面はホト ダイオードを形成する。そのため、照射光により誘起し た信号電荷は、フローティング状態にある光電変換型n 型層32に蓄積される。

【0043】Cの光電変換型n型層32の隣には、長尺 状のn型CCD拡散層33が設けられる。この光電変換 型n型層32とn型CCD拡散層33との間のチャネル 領域34には不純物イオンが注入され、信号電荷読み出 し時の閾値電圧Vthが適宜に調整される。このようなn 型CCD拡散層33およびチャネル領域34の上には、 酸化Si膜15を介して、ポリシリコンからなるトラン スファゲート35が形成される。

【0044】なお、請求項1に記載の発明と本実施例と の対応関係については、半導体基板1はn型半導体基板 40 11に対応し、半導体層2はp型半導体層12に対応 し、ウェル3はn型ウェル20wに対応し、MOSトラ ンジスタ4はPMOSトランジスタ20に対応し、MO Sトランジスタ5はNMOSトランジスタ21に対応 し、分離領域6はn型分離領域13に対応する。

【0045】次に、本実施例の製造方法について説明す る。図6および図7は、実施例の製造方法を説明する図 である。なお、図中では、公知のフォトリソグラフィー 処理などの工程を省略している。まず、図6aに示すよ うに、n型半導体基板11の上面に、エピタキシャル法 50 シベーション膜を形成した後、ボンディングパッドの穴

を用いて10μm程度のp型半導体層12を膜成長させ る。このp型半導体層12の不純物濃度は、(2×10 1'c m-') に設定される。

【0046】Cのp型半導体層12の表面に、イオン注 入から表面を保護するための酸化Si膜15を形成す る。次に、p型半導体層12の表面にフォトレジストを 選択的に付けた状態で、イオン注入を行い、n型分離領 域13およびn型ウェル20wの元となる不純物をp型 半導体層12にそれぞれ打ち込む。

【0047】このとき、必要であれば、その他のp型半 導体層12にもイオン注入を行い、p型半導体層12の 不純物濃度を調整してもよい。この状態で、アニール処 理を施すため、(1150℃, 1200分)の条件でド ライブインを行う。このようなドライブインの工程を経 て、図6 b に示すように、n型分離領域13の拡散深さ が n 型半導体基板 1 1 まで達する。 同時に、 このドライ ブインの工程において、n型ウェル20wも完成する。 【0048】次に、公知の選択酸化法を用いて、酸化S i 膜15を部分的に厚くして素子分離領域15aを形成 する。その後、n型イオンを注入してドライブインを行 い、図6cに示すように、n型CCD拡散層33を形成 する。さらに、PMOSトランジスタ20およびNMO Sトランジスタ21 およびイメージエリア30のチャネ ル領域にイオン注入を行い、関値電圧Vthをそれぞれ調 整する。

【0049】次に、図6 dに示す活性領域40の酸化S i 膜15をエッチングにより一旦除去した後、酸化法を 用いて、新たにきれいな薄い酸化Si膜15を形成す る。この新たな酸化Si膜15の上に、CVD法を用い **てゲート21G**, ゲート20Gおよびトランスファゲー ト35を形成する。その後、ドレイン20D、ソース2 ○Sおよびp+型拡散領域21Kの元となる不純物を選 択的にイオン注入する。また、ドレイン21D、ソース 21Sおよびn+型拡散領域20Kの元となる不純物を 選択的にイオン注入する。

【0050】この時点で全体にアニール処理を施すこと により、図7eに示すようなPMOSトランジスタ20 およびNMOSトランジスタ21が完成する。次に、イ メージエリア30に対して、光電変換型n型層32の元 となる不純物をイオン注入してアニール処理を施し、光 電変換型n型層32を形成する。さらに、光電変換型n 型層32に対して、光電変換用p型層31の元となる不 純物をイオン注入してアニール処理を施し、光電変換用 p型層31を形成する。

【0051】以上説明した工程により、図7fに示すよ うな構造が得られる。なお、その後の工程については、 CVD法により層間絶縁膜を形成した後(平坦化工 程)、コンタクトホールやピアホールなどの穴あけを行 ってAL配線を行う(配線工程)。さらに、表面にパッ

あけを行って完成する。

【0052】次の本実施例の効果について説明する。本 実施例では、p型半導体層12の不純物濃度を(2×1 01'cm-1) にし、その膜厚を10μmとする。このよ うな設定によって、パンチスルー耐圧30Vを容易に確 保することができた。このとき、n型分離領域13のド ライブイン時間は、1200分である。したがって、従 来例(図8)におけるp型ウェル72のドライブイン時 間(3000分)に比べても、ドライブ時間を大幅に短 縮することが可能となる。

【0053】その上さらに、本実施例では、n型半導体 基板11の不純物濃度を濃くすることにより、ラッチア ップ現象が非常に起こりづらくなる。以上述べた効果に より、駆動電圧の大きな半導体装置(例えば、固体撮像 装置)であっても、CMOS部分のパンチスルー現象や ラッチアップ現象を確実かつ容易に防止することが可能 となる。

【0054】なお、上述した実施例では、第1導電型を n型とし、第2導電型をp型としているが、これに限定 されるものではない。第1導電型をp型として、第2導 20 電型をn型としてもよい。

【0055】また、上述した実施例では、n型分離領域 13とn型ウェル20wとが接触しているが、これに限 定されるものではない。n型ウェル20wに電位を独立 に与える構成であれば、n型分離領域13とn型ウェル・ 20wとが離れていてもよい。さらに、上述した実施例 では、n型分離領域13をイオン注入法により形成して いるが、これに限定されるものではない。n型分離領域 13は高濃度の拡散層なので、例えば、拡散法などによ り形成することもできる。

【0056】なお、上述した実施例では、片ウェルタイ プのCMOS構造を形成しているが、本発明はこれに限 定されるものではない。例えば、NMOSトランジスタ 21を形成する領域に、前もって p型のイオンを注入す ることにより、p型ウェルを形成してもよい。このよう な構造では、ダブルウェルタイプのCMOS構造の作用 効果までも併せて得ることができる。

#### [0057]

【発明の効果】以上説明したように、請求項1に記載の 発明では、半導体層を厚くすることにより、パンチスル 40 4K 拡散領域 一耐圧を確実に高めることができる。また、この程度の 厚膜化は、特別な加工技術を要することなく、膜形成時 の膜厚設定により容易に実現することができる。

【0058】したがって、請求項1の半導体装置では、 生産性をさほど落とすことなく、パンチスルー耐圧を確 実かつ容易に高めることが可能となる。また、請求項1 の半導体装置では、半導体基板の基板抵抗を下げるか、 またはウェルのウェル抵抗を上げることによって、ラッ チアップ現象を確実に防止することができる。

【0059】特に、ウェル抵抗を上げるためにウェル内 50 13 n型分離領域

の不純物濃度を低くした場合には、副次的な効果を得る こともできる。すなわち、ウェルの不純物濃度を低くす ることによって、ウェル内のPN接合の耐圧を高くする ことができる。

10

【0060】また、ウェルの不純物濃度を低くすること によって、ウェル中のMOSトランジスタのゲート容量 が低下し、MOSトランジスタの動作速度を速くするこ とができる。以上述べた理由から、請求項1の半導体装 置は、パンチスルー現象とラッチアップ現象の両方を防 止する上で、特に好適な構造である。

【0061】請求項2に記載の発明では、半導体層をエ ピタキシャル法により膜形成する。したがって、膜厚の 厚い半導体層を欠陥なく正確に形成することができる。 したがって、半導体層のたまたま薄い箇所でパンチスル 一現象が生じるなどのおそれが少なくなり、半導体装置 の信頼性を一層髙めることができる。

#### 【図面の簡単な説明】

【図1】本実施形態の半導体装置におけるCMOS構造 を示す断面図である。

【図2】本実施形態における半導体装置の製造方法を示 す図である。

【図3】パンチスルーの防止効果を説明する図である。

【図4】ラッチアップの防止効果を説明する図である。

【図5】固体撮像装置の一部断面図である。

【図6】実施例の製造方法を説明する図である。

【図7】実施例の製造方法を説明する図である。

【図8】従来のCMOS構造を説明する図である。

【図9】パンチスルー現象を説明する図である。

【図10】ラッチアップ現象を説明する図である。

#### 【符号の説明】

1 半導体基板

2 半導体層

2 a 空乏層

2 b 空乏層

2 z 絶縁膜

3 ウェル

4 第2導電型チャネルのMOSトランジスタ

4D ドレイン

4G ゲート

48 ソース

5 第1導電型チャネルのMOSトランジスタ

5D ドレイン

5G ゲート

5 K 拡散領域

58 ソース

6 分離領域

11 n型半導体基板

1.2 p型半導体層

12

11

1	5	Ē	羧化 S	i 膜
1	5	a	素子	分離領域
2	0	]	РМО	Sトランジスタ
2	0	D	ドレ	イン
2	0	G	ゲー	· <b>F</b>
2	0	K	n +	型拡散領域
2	0	S	ソー	ス
2	0	w	n型	ウェル
2	1	ì	OMN	Sトランジスタ
2	1	D	ドレ	イン
2	1	G	ゲー	ŀ
2	1	K	p + i	型拡散領域
2	1	S	ソー	ス
3	0		イメー	ジエリア
3	1	3	<b>化電変</b>	換用p型層

32 光電変換型n型層

\*33 n型CCD拡散層

34 チャネル領域

35 トランスファゲート

71 n型半導体基板

72 p型ウェル

73 NMOSトランジスタ

73D ドレイン

73G ゲート

73K p+領域

10 738 ソース

74 PMOSトランジスタ

74D ドレイン

74G ゲート


74K n+領域

74S ソース

\*


# 【図1】

# 実施形態における CMO S 構造を示す断面図




# 【図3】

# パンチスルーの防止効果を説明する図



【図4】




【図5】

# 


【図7】

p型半導体層




【図8】

# 従来のCMOS構造を説明する図



【図9】

# パンチスルー現象を説明する図



【図10】

# ラッチアップ現象を説明する図

